在Verilog中，case语句中必须包含至少一个default语句来确保所有情况都被覆盖。